1. 项目概述与核心价值在毫米波频段特别是W波段75-110 GHz的射频前端设计中本地振荡器LO信号的生成是整个系统的“心脏”。其性能的优劣直接决定了整个收发信机的噪声系数、动态范围乃至最终的通信或成像质量。而要将一个相对低频、高稳定度的参考源比如10 GHz或15 GHz的晶振上变频至W波段倍频链路几乎是唯一经济且可靠的选择。在实际工程中我们常常面临两种主流倍频链路架构的抉择一种是基于阶跃恢复二极管SRD的脉冲激励式倍频另一种则是基于场效应晶体管FET或二极管的有源/无源连续波倍频链。这两种方案教科书和论文里各有论述但纸上得来终觉浅。我在多个W波段超外差接收机项目中都深度实践并对比了这两种链路。它们绝不仅仅是“选A还是选B”那么简单其背后牵涉到系统架构、功耗预算、相位噪声、谐波抑制、调试难度乃至最终的量产成本。这篇文章我就以一个一线工程师的视角结合实测数据和踩过的坑来详细拆解这两种倍频链路的比较希望能给正在为毫米波LO设计头疼的同仁们一些实实在在的参考。无论你是正在做学术研究还是进行产品开发理解这些细节都能帮你少走弯路做出更优的决策。2. 两种倍频链路的核心原理与架构拆解要比较首先得弄清楚它们各自是怎么工作的。这不仅仅是电路图的不同更是底层物理机制的根本差异。2.1 基于阶跃恢复二极管SRD的脉冲倍频链这种方案的核心思想是“以时间换频谱”。SRD是一种特殊的PIN二极管其独特之处在于当外加正向偏置电流突然反向时它不会立即关断而是会维持一段极短的“反向导通”时间储存的电荷被迅速抽空从而产生一个前沿极陡可达皮秒级的电流脉冲。这个近乎理想的冲击脉冲其频谱非常丰富包含了极高的谐波分量。一个典型的SRD倍频链路由以下几部分级联构成驱动放大器将参考源如10 GHz信号放大到足够的功率通常需要20 dBm以上以有效地激励SRD。SRD脉冲发生器核心部件。被大信号驱动产生窄脉冲序列。脉冲的重复频率等于输入频率。带通滤波器这是关键。从SRD产生的丰富谐波中筛选出我们需要的目标谐波例如从10 GHz输入得到80 GHz的8次谐波。由于SRD产生的谐波功率随谐波次数升高而急剧下降因此高阶倍频如8次以上通常需要多级SRD级联每级产生较低的倍频次数如2倍或3倍中间插入滤波器选频和放大器补偿损耗。它的优势非常突出高倍频次数单级就能轻松实现6倍甚至8倍以上的倍频非常适合从较低频参考源直接跳到毫米波。理论上的宽带特性只要输入功率足够SRD可以在很宽的输入频率范围内工作输出谐波频率随之变化配合可调滤波器能实现一定范围的频率调谐。电路相对简单核心就是一个SRD加滤波器无源部件多理论上可靠性高。但它的“魔鬼”藏在细节里激励条件苛刻SRD需要足够大、足够“干净”的驱动功率。驱动放大器的非线性会引入杂散直接影响输出频谱纯度。滤波器的挑战在W波段要设计一个插损小、带外抑制高的滤波器本身就很难。而SRD输出频谱像“梳子”一样相邻谐波间隔就是输入频率如10GHz要从中精准地滤出80GHz而抑制70GHz和90GHz对滤波器的矩形系数要求极高。效率低下绝大部分能量都变成了我们不想要的谐波和热量最终所需谐波的转换效率往往低于-20 dB甚至更差意味着需要后级放大器提供很高的增益这又引入了额外的噪声和功耗。2.2 基于FET/二极管的有源连续波倍频链这种方案走的是“逐次逼近”的路径。它利用晶体管如GaAs pHEMT、GaN HEMT或变容二极管、肖特基二极管的非线性对连续波CW信号进行波形畸变从而产生谐波。但不同于SRD的冲击脉冲它通常工作在饱和或深非线性区通过精心设计偏置和匹配网络来优化特定谐波的输出功率。常见的架构是多级有源倍频器级联例如参考源 - 放大器 - 二倍频器 - 放大器 - 二倍频器 - 放大器 - 滤波器 - 输出通过2倍、3倍等低次倍频器级联最终达到目标频率。每一级之后通常都需要放大器来补偿倍频器的转换损耗并提升信号功率。它的工作逻辑更“温和”也更具可设计性增益可能性有源倍频器特别是FET倍频器在产生谐波的同时可能提供一定的转换增益即输出谐波功率大于输入基波功率这是SRD方案难以企及的。频谱相对纯净通过设计晶体管的偏置点和负载阻抗可以一定程度上抑制不需要的谐波。级联时前级的滤波器设计压力较小因为谐波间隔变大了例如经过一级二倍频后40GHz的二次谐波是80GHz其相邻谐波是120GHz间隔40GHz滤波器更容易做。相位噪声优势这是连续波倍频的一个理论优势。在忽略器件附加噪声的理想情况下n倍频后的相位噪声会恶化20log10(n) dB。由于是逐次低次倍频每一级对噪声的恶化相对可控。而SRD的脉冲过程近乎一个非线性极强的混频过程对相位噪声的恶化模型更复杂实测中往往比理论值更差。当然它的代价也很明显链路复杂需要更多有源器件晶体管、偏置电路、更多级联意味着更大的PCB面积、更复杂的电源设计和更高的故障率。功耗高每一级放大器、每一个有源倍频器都需要直流供电整链功耗远高于SRD方案。带宽与调谐有源倍频器的带宽通常由其匹配网络决定要实现宽频带调谐需要复杂的可调匹配网络或开关滤波器组增加了复杂性。3. 核心性能指标实测对比与工程选型原理是基础但工程选型要靠数据说话。下面我结合一个具体的项目需求来展开对比我们需要一个82-86 GHz可调的LO源相位噪声在100 kHz偏移处优于-90 dBc/Hz输出功率大于10 dBm参考源为10 GHz。3.1 相位噪声系统灵敏度的生命线对于超外差接收机LO的相位噪声直接决定了接收机在强干扰信号下的动态范围特别是近端相位噪声。SRD链路实测我们采用了一颗商用SRDMA4SSM107由23 dBm的10 GHz信号驱动后接一个W波段带通滤波器和一款W波段低噪声放大器。实测80 GHz输出端的相位噪声在10 kHz偏移处约为 -75 dBc/Hz在100 kHz偏移处约为 -85 dBc/Hz。相比10 GHz参考源-110 dBc/Hz 10kHz -130 dBc/Hz 100kHz恶化程度远超20log10(8)18 dB的理论值。这主要是因为SRD的脉冲生成过程是一个高度非线性的限幅过程将输入信号的幅度波动AM噪声转换为了相位噪声AM-PM转换并且其脉冲的抖动Jitter直接加到了输出相位上。有源倍频链实测我们设计了一个x2GaAs pHEMT - 放大器 - x2GaAs pHEMT - 放大器 - x2GaAs pHEMT - 滤波器的链路。实测结果显示在100 kHz偏移处相位噪声约为 -92 dBc/Hz非常接近10 GHz参考源噪声恶化18 dB20log10(8)后的理论值-112 dBc/Hz 18 dB -94 dBc/Hz。这验证了连续波倍频在相位噪声传递上的优越性。实操心得如果系统对近端相位噪声如1kHz到1MHz偏移要求苛刻比如用于高精度雷达或高速相干通信有源倍频链是更稳妥的选择。SRD方案除非经过极其精心的设计和筛选否则很难达到理想的理论噪声性能。3.2 输出功率与效率功耗与集成度的博弈LO需要驱动混频器足够的输出功率是关键。SRD链路我们实测的SRD滤波器链路在80 GHz的输出功率约为 -15 dBm。经过后级W波段放大器增益20 dB饱和输出功率15 dBm放大后最终得到5 dBm的输出。整链功耗主要来自驱动放大器和后级放大器SRD本身是无源的。总功耗约2.5W。有源倍频链我们的三级有源倍频链在末级倍频器输出端放大器之前的功率约为 -5 dBm。经过末级放大器后同样达到5 dBm。但由于链路中有三个有源倍频器和多个中间放大器整链功耗达到了4.8W。对比分析指标SRD脉冲倍频链有源连续波倍频链工程意义输出功率放大器前较低-15至-20 dBm中等-10至-5 dBm有源链对后级放大器增益要求更低有助于降低后级放大器噪声系数。整链效率较低但SRD自身无耗电低有源器件多SRD链的“无效”能量以热耗散在SRD和滤波器中有源链的能量消耗在直流偏置上。总功耗相对较低相对较高对于电池供电或散热受限的平台如无人机载荷、手持设备功耗是首要考量SRD方案占优。热管理SRD和驱动放大器是热点热源分散在多处SRD方案的热点更集中需要针对性散热有源链热量分散整体温升可能更均匀但总量大。3.3 谐波与杂散抑制频谱纯度的较量不想要的谐波和杂散会像“幽灵”一样通过混频器的其他端口泄露或转换恶化系统性能。SRD链路其输出本质是一个“谐波梳”除了目标谐波如8次谐波外其他谐波尤其是7次和9次的功率可能只比目标谐波低十几到二十几分贝。因此滤波器的性能至关重要。我们使用了一个四阶腔体滤波器实测对相邻谐波70GHz和90GHz的抑制大于40 dBc。但滤波器的插入损耗也高达5 dB这进一步恶化了链路的输出功率和噪声系数。有源倍频链通过设计每一级倍频器的输入输出匹配网络通常调谐在输入频率的基波和输出频率的二次谐波上可以天然地抑制其他谐波。例如一个设计良好的二倍频器其三次谐波抑制通常可以做到20 dBc以上。再通过级间简单的滤波器就能达到很高的整体抑制比。我们实测的链路在最终输出端非目标谐波抑制大于50 dBc。注意事项SRD链路的杂散不仅来自谐波驱动放大器的非线性还可能产生输入频率的次谐波或交调产物这些杂散频率也可能落在滤波器通带内或通过其他机制泄露。因此驱动放大器的线性度和输出频谱纯度需要严格测试。而有源倍频链则需要关注各级的电源退耦防止低频噪声上变频到射频输出。3.4 频率调谐与带宽适应性我们的需求是82-86 GHz可调。SRD链路理论上只要改变输入参考频率从10.25 GHz到10.75 GHz输出谐波就会在82-86 GHz范围内变化。但问题在于那个固定的带通滤波器的通带是有限的比如设计在82.5-85.5 GHz。当频率调到边缘时滤波器的插损会增大带外抑制变差。要实现宽带调谐要么使用可调滤波器在W波段极其复杂要么使用带宽极宽的滤波器这会牺牲带外抑制。有源倍频链其调谐带宽取决于每一级倍频器和放大器的带宽。通过使用宽带匹配网络设计可以实现相对较宽的瞬时带宽。在我们的设计中三级二倍频链的3dB带宽约为6 GHz79-85 GHz基本覆盖需求。调谐只需改变初始的10 GHz参考源频率即可链路内部无需调整。4. 工程设计、调试与量产考量原理和性能最终要落到电路板和产品上。4.1 电路设计与仿真挑战SRD链路SRD的SPICE模型往往不准确尤其是其非线性电荷存储效应。设计依赖更多的是厂商提供的S参数小信号和基于经验公式的脉冲响应估算。驱动级的匹配网络设计目标是功率传输最大化而非通常的共轭匹配。滤波器的设计是重中之重需要使用HFSS或CST进行全波电磁仿真精确考虑波导-微带过渡、辐射损耗等。整个链路的系统级仿真如使用ADS很难做到精确更多是分段仿真再拼接。有源倍频链晶体管的非线性模型如Angelov模型相对成熟在ADS/HFSS联合仿真中可以进行更准确的谐波平衡Harmonic Balance分析预测输出功率、谐波抑制和转换增益。设计重点在于为晶体管寻找最佳的源阻抗和负载阻抗在基波和二次谐波上这常常需要负载牵引Load Pull仿真。虽然仿真复杂度高但预测性更好。4.2 实物调试与问题排查这是最能体现两种方案差异的环节。SRD链路调试驱动功率“甜点”需要仔细调节驱动放大器的输出功率。功率不足SRD不产生陡峭脉冲谐波功率低功率过大可能烧毁SRD或导致脉冲波形畸变。需要用高速示波器带光学采样头或谐波功率计反复寻找最佳点。滤波器的噩梦焊接或装配引入的微小失配会导致滤波器中心频率偏移或插损剧增。我们曾因为一个波导法兰的拧紧力矩不一致导致滤波器通带漂移了1 GHz。调试时需要借助矢量网络分析仪VNA一点点地“蹭”。频谱仪上的“毛刺”SRD链路的输出频谱底噪往往较高而且经常出现一些非谐波关系的杂散排查起来非常困难可能来自电源、参考源泄露或PCB的谐振。有源倍频链调试偏置点的艺术FET倍频器的性能极度依赖栅压和漏压。偏置点不仅影响输出功率和效率更直接影响谐波成分。调试时需要在频谱仪监控下微调栅压观察目标谐波功率和杂散的变化找到一个最佳折中点。自激振荡多级放大器级联容易在非设计频点产生振荡。表现为不加输入信号也有输出或者输出频谱上有“鼓包”。需要用VNA仔细检查每一级的稳定因子K因子并在电源和偏置线上加强退耦。这是最耗时耗力的部分。级间匹配虽然仿真做了匹配但实际SMA接头、微带线损耗都会使阻抗偏离。需要用VNA实际测量每一级输入输出阻抗并制作简单的匹配枝节进行微调。4.3 可靠性、成本与量产可靠性SRD作为无源器件理论上寿命更长。但其驱动放大器工作在饱和区压力较大。有源链器件多任何一个晶体管失效都会导致整链故障从系统可靠性理论看MTBF平均无故障时间可能更低。成本SRD本身和W波段高性能滤波器价格昂贵。有源链的晶体管和芯片放大器数量多但单个成本可能较低且PCB面积通常更大需要更多匹配和偏置电路。总体成本需要根据具体频段、性能和采购量详细核算。量产一致性SRD链路的性能对滤波器的一致性要求极高而毫米波滤波器的一致性是制造难点。有源链虽然器件多但每个晶体管和放大器的性能可以通过自动化测试筛选偏置电路可以通过数控电位器或DAC进行微调校准反而更容易实现量产一致性控制。5. 总结与选型决策树经过以上全方位的对比我们可以得出一个清晰的画像选择SRD脉冲倍频链当你的设计优先级是从极低频参考源如X波段直接产生高频W波段及以上LO。系统对功耗极其敏感可以接受较低的效率。对近端相位噪声要求相对宽松例如在100 kHz偏移处。项目处于原型验证阶段需要快速搭建一个可工作的LO源。具备较强的毫米波无源器件特别是滤波器设计和调试能力。选择有源连续波倍频链当你的设计优先级是需要优异的相位噪声性能尤其是近端相位噪声。希望LO源具备较好的频率调谐灵活性或瞬时带宽。对输出频谱纯度谐波/杂散抑制有非常高的要求。系统供电充足对功耗不敏感。追求更好的量产一致性和可校准性。拥有成熟的微波有源电路设计和仿真能力。在实际项目中我最后的方案是有源倍频链。原因在于我们的系统是用于高灵敏度外差接收相位噪声和频谱纯度是硬指标。虽然功耗高了近一倍但通过优化电源管理和选用高效率的GaN器件用于后级放大整体功耗仍在可接受范围内。调试过程确实痛苦但一旦调通其性能的稳定性和可预测性给了我们很大的信心。最后分享一个调试小技巧无论是哪种链路在第一次上电测试时务必先用一个功率计最好是热偶式或二极管检波式监测输出功率而不是直接连频谱仪。频谱仪的输入混频器非常脆弱如果LO链路过早出现自激或功率浪涌极易烧毁频谱仪的前端那损失可就大了。先用功率计确认输出功率在安全范围内再用频谱仪看细节这是一个保护昂贵仪器的好习惯。毫米波领域细节决定成败谨慎每一步才能走得更远。