1. 项目概述为什么我们需要更密、更高效的红外投影阵列在红外制导、夜视仪和热成像系统的研发与测试领域有一个环节至关重要却又充满挑战如何为这些“眼睛”提供一个逼真、动态的测试环境这就是红外场景投影技术的用武之地。简单来说它就像一个“红外电影放映机”能够根据预设的程序在实验室里生成各种复杂、动态的红外热图像用于验证和校准传感器的性能。过去这个“放映机”的核心是电阻阵列——通过加热微小的电阻单元来产生红外辐射。但电阻阵列存在响应速度慢、功耗高、寿命有限等瓶颈。近年来红外发光二极管阵列异军突起成为更优的解决方案。它直接通过电致发光产生红外光响应速度可达微秒级能效也更高。然而随着传感器分辨率向4K、8K甚至更高迈进对投影阵列的像素密度和整体效率提出了近乎苛刻的要求。想象一下要在指甲盖大小的面积上集成上百万个独立可控的微型红外光源并且要让它们高效、稳定地工作这背后是半导体工艺、封装技术和系统集成能力的极限挑战。我参与的这项研究正是直面这两个核心矛盾如何在有限的芯片面积上塞进更多像素提升密度以及如何让每个像素在发光时浪费更少的能量提升效率我们探索了两条并行的技术路径一是将单个像素的尺寸从行业常见的24微米直接砍半到12微米二是像铺瓷砖一样把多个已经做好的高良率小阵列精密地拼接成一个无缝的大阵列。这不仅仅是纸上谈兵而是涉及到晶体管重新选型、电路布局极限压缩、寄生效应博弈、以及微米级精密切割与对准等一系列硬核的工程实践。接下来我将结合我们的实际项目经验为你深入拆解这其中的技术细节、踩过的坑以及收获的宝贵心得。2. 核心挑战与设计思路拆解在动手之前我们必须搞清楚问题的根源在哪里。对于红外LED投影阵列提升密度和效率并非简单的等比例缩小它牵一发而动全身。2.1 密度提升的瓶颈良率与成本的死结我们的起点是当时最先进的“高清红外LED”阵列拥有2K x 2K的分辨率像素间距为24微米整体芯片尺寸为2英寸见方。听起来不错对吧但它的生产成本高得令人头疼。核心问题出在读入集成电路的良率上。RIIC是阵列的“大脑”负责接收图像数据并精确控制每一个LED像素的开关和亮度。它采用8英寸晶圆制造。由于HDILED芯片尺寸太大一块晶圆上只能放下4颗RIIC芯片。更糟糕的是由于工艺复杂性最终能通过所有测试、像素完好率足够高的“合格芯片”平均每12颗里才有1颗。这意味着为了得到一颗可用的2K RIIC我们几乎需要消耗掉整整三块8英寸晶圆。这种成本对于大规模应用来说是难以承受的。因此提升密度的首要驱动力并非单纯追求技术指标而是为了降低成本、提高良率。思路很直接路径一做小如果我们能把像素间距缩小到12微米那么同样实现2K x 2K分辨率所需的RIIC芯片尺寸就能从2英寸缩小到1英寸。一块8英寸晶圆上就能放下19颗1英寸的芯片。历史数据表明1英寸芯片的良率远高于2英寸芯片平均每块晶圆能出7颗合格品。这样单颗合格芯片的成本将大幅下降。路径二拼大如果我们能维持24微米像素间距不变但找到一种方法把多个已知是良品的小尺寸RIIC芯片比如1英寸的像拼图一样无缝拼接起来那么理论上我们就能用高良率的小芯片“组装”出任意尺寸、任意分辨率的大阵列彻底摆脱单颗芯片尺寸受限于晶圆尺寸的束缚。2.2 效率提升的探索尺寸、电压与有源区的权衡除了密度发光效率我们通常用“电光转换效率”来衡量即输入的电功率有多少转化成了光功率是另一个关键指标。我们之前观察到在相同的材料体系下缩小LED的发光面积有时能带来更高的提取效率。这是因为边缘效应、电流拥挤等因素会随着尺寸变化而改变。同时LED的驱动电压与其内部“级数”有关。级数越多通常发光越强但所需电压也越高。高电压意味着更高的功耗和更复杂的驱动电路。因此对于12微米像素项目我们的效率优化目标是双重的在缩小像素尺寸的同时尝试通过优化LED结构如调整有源区厚度、级数来降低工作电压、提升光输出最终实现整体电光转换效率的提升。2.3 总体技术路线图基于以上分析我们形成了两条清晰的技术路线ART-IDEA项目专攻12微米像素。核心是采用更先进的0.18微米CMOS工艺重新设计RIIC像素电路并引入“超像素”架构来应对布局挑战同时配合生长新型小尺寸LED芯片。AIREA项目专攻阵列拼接。核心是开发一套精密的芯片侧壁加工与对准键合工艺确保拼接缝隙小于10微米从而实现多个子阵列的光学无缝拼接。这两条路线互为补充一条向内深挖单元器件的极限一条向外扩展系统集成的边界。3. 12微米像素的实现从晶体管到超像素将像素间距从24微米缩小到12微米意味着留给晶体管和互连线的面积减少了75%。这绝不是简单的等比例缩放而是一次彻底的重新设计。3.1 晶体管工艺的重新选型原有的24微米像素电路所采用的晶体管工艺其器件尺寸在12微米的“牢笼”里根本摆不下。我们必须寻找更小尺寸的工艺节点。最终我们选用了安森美半导体的0.18微米混合信号工艺。这里有一个关键抉择该工艺提供了1.8V、3.3V、5V乃至更高电压的晶体管选项。1.8V晶体管尺寸最小最有利于节省面积。但是驱动LED需要一定的电压摆幅特别是如果我们未来想驱动更多级数如16级的LED以获得更高亮度就需要更高的耐压。经过大量的电路仿真我们选择了3.3V晶体管族。虽然它的尺寸比1.8V的略大但它提供了一个至关重要的优势包含一种漏极可承受高达15V电压的特殊晶体管。这为后续驱动更高性能LED留下了宝贵的电压余量。图2的仿真曲线清晰地展示了不同沟道宽度下这种晶体管的输出特性帮助我们确定了满足驱动电流需求的最小尺寸。注意在超小像素设计中工艺选型不能只看最小尺寸。必须综合评估驱动能力、耐压、漏电、以及工艺库中器件的多样性。预留一定的性能余量对于应对后续LED性能波动和设计迭代至关重要。3.2 与寄生效应的“贴身肉搏”进入深亚微米领域后寄生效应从“背景噪声”变成了“主角”。导线之间的寄生电容、晶体管源漏区的寄生电容其大小可能轻易超过你精心设计的电路本身的有意电容。在12微米像素中布线极其拥挤这种效应被急剧放大。我们的应对策略是“设计即仿真布局即验证”。我们利用Cadence设计工具中的寄生参数提取工具在完成电路物理版图后直接提取出包含所有寄生电阻、电容、电感的“非理想”电路网表然后进行后仿真。图1展示了一个高度紧凑的逻辑电路模块包含一个与门、一个传输门和两个反相器的版图绿色是多晶硅栅红色和粉色是不同金属层连线。在这样的密度下任何一根线的走向、一个接触孔的位置都可能引入意想不到的耦合。通过PEX后仿真我们反复迭代布局确保在加入寄生参数后电路功能如开关速度、噪声容限依然满足要求。这是一个极其耗时但必不可少的过程。3.3 “超像素”架构空间利用的终极智慧当单个像素面积小到无法容纳一个LED所需的全部驱动和存储电路时我们引入了“超像素”设计。这不是简单的像素合并而是一种巧妙的资源共享架构。我们将16个4x4物理上相邻的LED组成一个“超像素”。这16个LED在SLED芯片上共享一个公共的阳极接触点见图3中心标为A1的方块。这样一来原本需要16个阳极接触孔现在只需要1个极大地节省了SLED芯片上宝贵的金属化面积和RIIC上对应的键合点面积。在RIIC一侧我们为这16个LED设计了一套共享的驱动电路。这16个像素的模拟驱动和数字控制电路被高度集成放置在一个48微米 x 48微米的区域内与SLED上的超像素区域对齐如图4所示。这意味着在RIIC上这16个像素的电路不再是完全独立的16份而是有大量的公共部分如偏置电路、电源轨被共享。通过这种“组团”的方式我们突破了单个像素面积对电路复杂度的限制。实操心得超像素设计是提升高密度阵列可行性的关键。它本质上是一种“面积-复杂度”的交换。牺牲了每个像素的完全独立性因为它们共享部分资源换来了在极小面积内实现复杂功能的可能性。在设计时需要精细规划共享资源的分配和时序避免成为性能瓶颈。3.4 LED芯片的制备与挑战为了匹配12微米像素我们需要生长出相应尺寸的LED芯片。我们进行了两轮实验晶圆生长LED均为8级结构主要区别在于有源区的厚度133纳米 vs 266纳米目的是研究厚度对发光性能的影响。在工艺中我们遇到了一个典型的微纳加工挑战光学邻近效应。用于定义LED台面形状的光刻掩模版在设计时图形是方形的。但当特征尺寸小到12微米且像素间距很小时光刻过程中光的衍射和干涉会导致实际显影后的图形变圆如图5左侧所示右侧24微米的图形则保持较好方形。这导致了有效的发光接触面积减小。解决方案是进行光学邻近校正在下一版掩模版设计时预先对图形的边角进行反向的微小修正比如把方形的角稍微做成向外凸的狗骨头形状这样经过光刻工艺失真后反而能得到更接近设计的方形。这是半导体制造中应对小尺寸图形失真的标准方法但在红外LED领域应用时需要针对具体材料和工艺进行校准。我们对生长出的不同尺寸LED进行了表征。图7-10的测试数据显示对于133纳米有源区更小的LED如12微米在某些电流密度下表现出更高的电光转换效率趋势这与我们之前观察到的“小尺寸有利于光提取”的猜想部分吻合。然而当有源区增厚到266纳米以提升辐射强度时WPE并未显示出与尺寸明确的规律性变化图8, 10。这说明效率是尺寸、电压、材料结构、工艺波动等多因素耦合的复杂函数单纯缩小尺寸并不总是带来效率提升必须进行系统优化。4. 阵列拼接技术打造无缝的巨型画布当单元像素的密度提升遇到物理或成本极限时拼接技术提供了另一条通往高分辨率的道路。其核心目标是将多个独立的、高良率的子阵列拼接成一个光学上连续的大阵列。4.1 拼接的核心指标缝隙与对准拼接不是简单的物理靠近它必须满足两个苛刻的光学指标见图11亚像素级缝隙两个子阵列之间的物理间隙必须小于一个像素的尺寸理想目标是控制在10微米左右。为什么是10微米这基于红外LED的发光特性——其光强分布近似于朗伯体余弦分布。当缝隙很小时从传感器视角看来自两侧像素的光线会充分重叠填补黑暗的缝隙使人眼或传感器难以察觉。图12用电视拼接屏的边框做了类比宽大的边框会破坏图像的连续性这是红外投影绝对不能接受的。精确的平行对准两个子阵列的像素网格必须严格对齐不能有旋转或错位。否则拼接处会出现像素错行严重破坏图像的几何保真度。4.2 实现平滑侧壁的“微雕”工艺要实现10微米级的微小缝隙子阵列的四个侧壁必须像镜面一样平滑、垂直。粗糙的侧壁如图13会导致拼接时凸起的部分最先接触使得最小缝隙由最突出的“山峰”决定无法达到理想值。我们对SLED芯片和RIIC芯片分别开发了侧壁处理工艺SLED芯片侧壁处理我们选择了电感耦合等离子体刻蚀图14。ICP刻蚀以其各向异性好垂直刻蚀、侧壁光滑而闻名。工艺流程是先在晶圆上每个SLED芯片的边缘用ICP刻蚀出一道50微米深的沟槽然后用划片机沿芯片外围切割最后用飞刀切割机进行“端面切削”将刻蚀出的光滑侧壁暴露出来图15。RIIC芯片侧壁处理RIIC是硅基CMOS芯片结构更复杂包含多层金属互连和介质。如果直接用刀片切割侧壁会崩裂非常粗糙。我们探索了两种方法刻蚀法在RIIC版图设计时就在计划切割的区域预留一条100微米宽的“无金属填充区”该区域只包含硅衬底和顶层的TEOS氧化层图18。然后采用两步干法刻蚀先后去除TEOS和硅形成光滑侧壁。这种方法效果最好但成本高。精密划片法作为更经济的选择我们尝试了使用高精度划片机配合特殊工艺参数如超薄刀片、优化切割速度、冷却液。初步结果表明也能实现约10微米量级的崩边控制满足当前需求。4.3 拼接与混合集成流程有了具备光滑侧壁的芯片下一步就是将它们拼接并集成。流程如图19所示首先将两个已经完成侧壁处理的RIIC芯片通过铟柱凸点键合技术分别键合到一整片包含两个SLED芯片的SLED晶圆上。然后对整个“三明治”结构SLED晶圆两个RIIC芯片进行一次精密的飞刀切割。这一刀下去会同时将两个混合体Hybrid分离开并暴露出它们刚刚切割形成的、光滑且严格共面的侧壁。最后将这两个独立的混合体以光滑侧壁相对的方式在精密夹具中对准、贴合实现物理上的无缝拼接。注意事项拼接过程中的对准精度是另一个工程难点。它依赖于高精度的机械运动平台和视觉对准系统。通常需要借助芯片上的光学对准标记通过机器视觉进行亚微米级的定位。任何微小的角度偏差在放大到整个阵列尺寸时都会在拼接边界处产生明显的像素错位。5. 结果讨论与未来展望通过12微米像素和阵列拼接两条路径的探索我们为高分辨率红外LED投影阵列的发展提供了切实可行的方案。关于密度与成本12微米像素设计成功地将2K分辨率集成到1英寸芯片中理论上能将RIIC的每晶圆合格芯片数量提升数倍显著降低单位像素成本。而拼接技术则从根本上打破了单芯片尺寸的限制使构建4Kx4K乃至更大规模的阵列成为可能且可以通过筛选高良率子阵列进行拼接进一步提升大阵列的整体像素完好率。关于效率本次研究中我们尚未能明确证实缩小像素尺寸到12微米一定能带来电光转换效率的稳定提升。效率受到有源区厚度、级数、材料质量、工艺波动等多重因素影响。测试数据显示了复杂的变化关系。然而我们取得了两个关键进展一是发现了15V的高压晶体管使得驱动16级高亮度LED成为可能二是通过改进掩模版设计和校准分子束外延设备为下一代材料生长做好了准备。我们预期结合更多级数如16级的LED设计和更优化的工艺下一代器件有望实现电光转换效率的倍增。经验总结与避坑指南小尺寸设计寄生效应先行在深亚微米像素电路设计中必须将寄生参数提取和后仿真作为设计流程的强制环节。不能等到流片回来才发现电路因耦合而失效。工艺选型要有前瞻性不要只追求最小的特征尺寸。要评估工艺是否提供项目所需的特殊器件如高压管以及其可靠性。为未来的性能升级留出电压和电流余量。“超像素”是双刃剑它解决了面积问题但引入了共享资源的仲裁和时序复杂性。设计时需要仔细建模共享总线或电源线的负载和延迟确保所有像素都能获得均等的驱动条件。微加工中的邻近效应不可忽视当特征尺寸接近光刻波长时必须考虑OPC。第一次流片可以用简单图形测试工艺偏差为正式版的OPC设计积累数据。拼接成功的关键在“边缘”拼接技术的核心不在于中间的像素而在于边缘的处理。光滑垂直的侧壁和精密的切割/对准工艺其重要性不亚于芯片设计本身。在项目规划中必须为这部分工艺开发预留足够的时间和资源。测试表征要全面对于新型LED不能只测试亮度或电压。要系统性地测试不同尺寸、不同电流密度下的辐射强度、光谱、效率和热性能建立完整的数据库才能理清各参数之间的耦合关系。红外场景投影技术正朝着更高分辨率、更高帧率、更高动态范围的方向飞速发展。12微米像素和阵列拼接这两项技术一个从微观尺度挖掘集成潜力一个从宏观尺度扩展系统边界它们共同构成了通向下一代高性能红外仿真系统的坚实阶梯。我们的实践表明通过跨学科的紧密协作——涵盖电路设计、半导体工艺、材料生长和精密机械——这些挑战是可以被逐步攻克的。对于后来者希望这些具体的工程细节和踩过的坑能帮助你们少走弯路更快地推动这项有趣且至关重要的技术走向成熟。