一、核心奠基性文献Rupniewski等人的开创工作文献标题作者年份会议/期刊核心贡献A Real-Time Embedded Heterogeneous GPU/FPGA Parallel System for Radar Signal ProcessingM. Rupniewski, G. Mazurek, J. Gambrych, M. Nałęcz, R. Karolewski2016IEEE UIC/ATC/ScalCom/CBDCom/IoP/SmartWorld开创性提出CPUGPUFPGA三异构架构用于相控阵脉冲多普勒雷达实时处理采用GPUDirect RDMA技术实现FPGA到GPU的直接数据传输3.6 GB/s整体处理性能达120 GFLOPSRupniewski架构特点该研究中FPGA作为信号生成器也可执行下变频、滤波、抽取GPU执行波束形成、脉冲压缩匹配滤波、多普勒滤波和检测CPU负责控制流程。系统利用NVIDIA GPUDirect RDMA绕过CPU开销实现FPGA到GPU内存的直接数据传输 。二、CPU-GPU异构架构文献主流研究方向相控阵与多通道雷达文献标题作者年份核心方法Real-time radar signal processing using GPGPUF. Kong等2016相控阵雷达信号处理链预处理、数字波束形成、脉冲压缩、多普勒谱估计完全在GPU实现使用cuFFT和cuBLAS库Research on parallel architecture design of radar real-time signal processing based on CPU-GPU heterogeneous platform董汉等 (Dong H.)2020IET会议提出CPU-GPU流水线异构架构加速比超过20000倍GPU-Accelerated Signal Processing for Passive Bistatic RadarX. Zhao等2023被动双基地雷达杂波抑制ECA-B、距离-多普勒处理、CA-CFAR检测Real-time signal processing for FM-based passive bistatic radar using GPUsP. Zhang等2014自适应滤波、距离-多普勒估计、CA-CFAR检测使用cuBLAS/cuFFTMIMO与软件定义雷达文献标题作者年份核心方法MIMO Radar Parallel Simulation System Based on CPU/GPU ArchitectureG. Liu等2022MIMO雷达并行仿真CPU端OpenMP多线程GPU端CUDA流并行Design of high-speed software defined radar with GPU acceleratorW. Li等2022软件定义雷达GPU负责互相关复共轭、FFT、乘法、IFFTCPU负责CLEAN算法、CFAR、谱图生成High frequency radar signal processing based on the parallel techniqueW. Deng等2015高频软件定义雷达脉冲压缩、多普勒处理、数字波束形成、广义旁瓣对消器GPU相比Intel MKL实现更稳定三、CPU-GPU-FPGA三异构架构Rupniewski扩展方向文献标题作者年份核心架构与应用Real-Time, GPU-accelerated Processing of Digital Radar Signal DataKimi Zaknoun2024硕士论文综述系统分析了Rupniewski等人的三异构架构提出基于DOCA GPUNetIO的改进方案实现NIC到GPU的直接RDMA传输A Real-Time Embedded Heterogeneous GPU/FPGA Parallel System for Radar Signal ProcessingRupniewski等2016IEEE Xplore收录FPGAXilinx Kintex-7 GPUNVIDIA Tesla K20 双Intel Xeon CPU使用PCIe x8 Gen2互联An Embedded-GPU-Based Scheme for Real-Time Imaging Processing of UAV Borne Video SAR无人机载视频SAR团队2024异构FPGA嵌入式GPUJetson AGX Orin方案FPGA负责信号生成与采集GPU负责实时成像处理处理2048×2048点数据仅需0.135秒比CPU快40倍四、导引头Seeker信号处理专用文献文献标题作者年份核心内容Design of signal processor in passive radar seeker(被动雷达导引头中信号处理器的设计)朱秀珍2005早期DSPFPGA架构提出DSPFPGAFLASH组成的被动雷达导引头信号处理系统FPGA提高系统集成度和可靠性DSP实现实时性Parallelized particle swarm optimization on FPGA for realtime ballistic target trackingJ. Park等2023导引头相关针对雷达导引头罩噪声和闪烁器干扰提出CPUFPGA异构协同设计实现实时弹道目标跟踪FPGA用于粒子群优化算法加速Present situation and trend of precision guidance technology and its intelligenceZ. Shang, T. Liu2017制导技术综述提到异构架构多核SoC、GPU、FPGA在精确制导中的应用处理多源异构信号五、新型自适应异构架构ACAP/Versal方向文献标题作者年份核心内容New hybrid FPGA devices a game-changer for radar and signal processingMike Southworth (Curtiss-Wright)2025最新技术趋势AMD Versal ACAP架构CPUFPGADSPAI引擎NoCVersal Premium VP2502提供472个自适应智能引擎157 TOPS适用于雷达、电子战、信号情报Mercury Introduces Heterogeneous Processing Module with AI for RadarMercury Systems近期SCFE6931模块业界首款集成AI处理的6U OpenVPX异构模块双Xilinx Versal AI Core比最快FPGA快20倍比CPU快100倍用于雷达、5G、电子战Heterogeneous CGRA Cells for FFT acceleration in FMCW radar systemsG. Webber2025粗粒度可重构阵列CGRA异构单元用于FMCW雷达FFT加速六、综述与架构分析文献文献标题作者年份核心内容A survey of graphics processing unit (GPU) utilization for radar signal and data processing systemR.S. Perdana等2017GPU雷达处理综述分析CPU/GPU异构计算、功耗对比GPU不如DSP/FPGA涵盖多种雷达类型Using a domain specific language for SDR to facilitate radar signal processing in heterogeneous computing architecturesOptiSDR团队2016提出OptiSDR领域特定语言用于CPUGPUFPGA异构软件定义无线电雷达处理Embedded System Optimization of Radar Post-processing in an ARM CPU Core嵌入式优化研究近期混合架构FPGA处理前端数字滤波、ECCMCPUPowerPC/ARM处理后段杂波抑制、检测七、关键技术要点总结基于以上文献CPU-GPU-FPGA异构雷达/导引头处理架构的核心设计模式包括任务划分模式FPGA前端高速处理数字下变频、抽取、滤波、数据生成/采集、ECCMGPU中段高并行度计算波束形成、脉冲压缩/匹配滤波、多普勒滤波、FFT/IFFT、CFAR检测CPU流程控制、后段处理目标跟踪、参数估计、聚类、显示数据传输优化GPUDirect RDMA绕过CPU直接FPGA→GPU内存传输Rupniewski方案3.6 GB/sDOCA GPUNetIO网络数据包直接入GPU内存2024年新方案性能基准Rupniewski系统整体性能120 GFLOPS下变频/滤波/抽取250 GFLOPS脉冲压缩50 GFLOPSCPU-GPU异构相比纯CPU加速比可达20000倍董汉等2020嵌入式GPU方案相比CPU40倍加速无人机载SAR2024新兴趋势Versal ACAP单芯片集成CPUFPGADSPAI引擎2025年最新PVA可编程视觉加速器NVIDIA Drive平台中替代GPU处理雷达信号释放GPU用于AI感知