1. 从铜到光高速互连的必然转折点我记得自己刚入行那会儿电路板上的主时钟能跑到几百千赫兹大家就觉得挺了不起了。后来有个项目我们费了九牛二虎之力把一块板子的时钟推到了1MHz整个团队围在实验台前大气都不敢喘生怕一上电就冒烟。现在回头想想那场景真有点滑稽就像一群穿着不合身西装的人在讨论一个关乎人类命运的禁忌实验。如果有人当时告诉我未来芯片之间的数据交换速率会以每秒数十亿比特Gbps为单位我大概会觉得他疯了然后继续埋头对付我那走线宽得像高速公路的PCB。但现实就是如此疯狂。我们见证了数据速率从1Gbps到3Gbps、6Gbps、12Gbps再到如今高端FPGA上28Gbps收发器的普及。这种对带宽的贪婪似乎永无止境高清电影秒传、3D全息通讯……这些应用场景都在倒逼底层硬件互连技术的革新。然而一个残酷的现实是我们依赖了数十年的铜互连快要撑不住了。这不是危言耸听而是每一个深入高速数字设计工程师迟早要面对的物理极限。当数据速率冲向30Gbps甚至更高时PCB上那些纤细的铜走线不再是可靠的数据通道而更像是一段段充满损耗和反射的“烂路”。问题的核心在于随着频率升高铜导体的趋肤效应加剧介质损耗也显著增加信号还没跑到目的地能量就已经被“吃”掉大半。为了在30Gbps下获得与10Gbps时相当的传输性能你可能不得不采用天价的Megtron6这类高端PCB板材成本直接翻上好几倍。这显然不是一种可持续的方案。于是所有人的目光都转向了光。光学互连这个概念在通信骨干网里已经成熟但对我们这些搞板级和芯片级设计的工程师来说它曾经显得那么遥远和昂贵。光信号在波导中传播几乎没有损耗不受电磁干扰带宽潜力近乎无限。把光引入到芯片封装内部让FPGA直接“吐出”和“吞进”光信号这听起来像是科幻小说里的情节但在2011年前后这已经成为了像Altera这样的FPGA巨头公开讨论的技术路线图。这不仅仅是通信设备商的游戏它预示着一次从基础设施到终端设备的全面互联革命。当芯片的侧边不再只是散热鳍片而是一排排精密的光学I/O端口时我们设计的整个系统架构、电源、散热、信号完整性理念都将被彻底重构。2. 铜互连的黄昏损耗、成本与物理极限的博弈要理解为什么光学互连势在必行我们必须先看清铜互连在高速领域究竟遇到了哪些无法逾越的障碍。这不仅仅是“信号变差”那么简单而是一系列工程与成本权衡下的死结。2.1 损耗机制当走线变成“滤波器”在低速时代PCB走线可以近似看作理想的电气连接。但到了GHz频段它更像一个复杂的分布式网络。主要损耗来自两个方面导体损耗和介质损耗。导体损耗主要由趋肤效应引起高频电流只集中在导体表面极薄的一层流动有效导电面积减小电阻急剧增加。介质损耗则是信号电场与PCB绝缘材料如FR4的分子相互作用将电能转化为热能消耗掉。这两种损耗都随频率升高而显著增加大致与频率的平方根导体损耗和频率本身介质损耗成正比。这意味着一条在10Gbps时表现尚可的走线到了28Gbps其损耗可能增加数倍。带来的直接后果就是眼图完全闭合误码率飙升。为了补偿这种损耗工程师们不得不祭出各种手段使用更昂贵的低损耗材料如Rogers、Megtron系列缩短走线长度但这与高集成度背道而驰或者采用复杂的预加重和均衡技术。这些方法都在增加系统的复杂性、成本和功耗。2.2 成本悬崖高端板材并非万能解药面对损耗最简单的思路是换用更好的“路”——即高端PCB板材。例如从标准的FR4升级到Megtron6在28Gbps以上的速率下性能改善是立竿见影的。然而这背后是惊人的成本跳跃。高端板材的价格可能是FR4的5到10倍甚至更高。这还不算完这些材料往往对加工工艺要求更苛刻意味着你的PCB制板费和良率风险也随之上升。对于一个消费类产品这样的成本是完全无法承受的。即便是对于通讯设备、高端测试仪器等对性能不吝投入的领域这也是一笔沉重的负担。更关键的是这只是一个“缓兵之计”。数据速率如果继续向56Gbps、112Gbps迈进即使是最好的铜互连方案其损耗和并行布线间的串扰也会达到无法管理的地步。铜的物理特性决定了它存在一个带宽天花板。2.3 系统级困境电源、散热与设计复杂度高速铜互连带来的挑战远不止信号本身。为了驱动高速串行收发器SerDes芯片需要消耗巨大的功率。这些功率最终都转化为热量对系统的散热设计提出了严峻考验。同时为了确保电源的纯净需要极其复杂的电源分配网络PDN使用大量的去耦电容和昂贵的多层PCB电源层。此外差分对走线需要严格的等长、阻抗控制以及与其他高速信号、敏感模拟信号之间复杂的隔离。这使得PCB布局布线变成了一场噩梦设计周期拉长需要依赖更高级的EDA工具进行仿真和验证。整个系统的复杂度、体积和重量都在增加。当你看到一块背板上密密麻麻的差分对以及旁边为它们服务的庞大电源和散热系统时你会深切感受到基于铜的互连技术在系统层面已经变得异常笨重和低效。3. 光学互连的曙光技术路径与封装集成革命既然铜的路越走越窄那么光的路具体怎么走尤其是在芯片和板级层面如何将光学器件从独立的“光模块”变成与计算核心如FPGA一体化的标准部件这里面有几个关键的技术路径和抉择。3.1 板级光波导理想远大但现实骨感一种颇具前瞻性的想法是将光学通路直接“印刷”到PCB内部。利用光敏聚酰亚胺等材料在PCB的内层制造出微型的光波导。芯片底部则集成微小的激光器和光电探测器通过垂直耦合的方式与板内波导连接。这样数据在板内芯片间传输时可以直接走“光路”彻底摆脱铜互连的束缚。这个想法非常美妙它实现了真正的“光电合一”板卡。然而在十年前乃至现在它都面临着巨大的商业化障碍。首先工艺极其复杂需要将光学材料和工艺与传统PCB制造流程融合这大大增加了制造成本和难度。其次对芯片封装提出了革命性要求需要在封装底部集成光学器件这涉及到异质集成、热管理、对准精度等一系列尖端问题。因此虽然这是未来的一个重要研究方向但在当时和可预见的短期内难以成为主流解决方案。3.2 封装内集成Altera的务实路线Altera当时提出的方案则显得更为务实和激进。他们设想在FPGA的封装内部直接集成一个光学引擎子系统。具体来说FPGA芯片Die本身还是通过传统的焊球或微凸块Microbump连接到封装基板上实现供电和低速控制信号的传输。而在封装的侧面开辟出专门的光学I/O区域将光学收发组件包括激光器、调制器、光电二极管、驱动电路等以2.5D或3D集成的方式与FPGA芯片封装在一起。这样从外部看这个FPGA器件底部是常规的电气BGA焊球GPIO侧面则是多路光纤连接器。芯片内部的高速数据通过封装内部的超短距离电气互连可能是硅中介层或高级封装布线传输到光学引擎在那里转换为光信号通过侧面的光纤“喷射”出去。这个方案的巨大优势在于板级设计简化主板PCB上不再需要处理任何高速差分信号。只需要提供稳定的电源、低速控制线和光纤接口座即可。这允许使用最普通、最低成本的FR4板材PCB层数也可以大幅减少。性能飞跃光链路损耗极低传输距离可以从板级的几十厘米扩展到机架级的数百米且几乎不受电磁干扰影响。功耗与散热优化虽然光收发组件本身需要功耗但省去了驱动长距离、高损耗铜线所需的大功率SerDes系统总功耗有望降低。同时热源更集中便于管理。密度提升光纤的直径远小于一束高速差分对走线所占的宽度使得单芯片的I/O带宽密度得到数量级的提升。Altera将这项技术与当时初出茅庐的Thunderbolt雷电接口类比认为光学互连的成本下降曲线会非常陡峭最终能渗透到消费电子领域。这无疑是一个大胆的预言。3.3 集成技术之争2.5D与3D封装的角力如何实现FPGA芯片与光学引擎的紧密集成这引出了另一个关键话题先进封装技术。当时Xilinx赛灵思已经率先推出了基于硅中介层Silicon Interposer的2.5D堆叠硅片互联SSI技术。他们将多个FPGA芯片并排放在一块大尺寸的硅中介层上中介层内部通过硅通孔TSV和超高密度的布线其线宽和间距远优于有机封装基板实现芯片间的高速互连。这种技术几乎是实现“封装内光学互连”的理想载体。硅中介层不仅可以连接多个FPGA裸片完全可以在旁边再集成一个或多个包含激光器、探测器的光学裸片。硅材料本身对特定波长的光是透明的甚至可以探索在硅中介层内制作光波导实现芯片间的光互连。当被问及这种可能性时Xilinx的工程师们当时的反应是顾左右而言他这其中的商业和技术考量耐人寻味。而Altera的路线图虽然公布了愿景却对具体采用何种集成技术讳莫如深。是采用类似Xilinx的2.5D硅中介层还是采用更超前的3D堆叠将光学芯片直接堆在FPGA之上抑或是采用扇出型Fan-Out封装等其他技术这成了一个开放的悬念。这场竞赛不仅仅是关于光学更是关于谁能掌握下一代异构集成封装的核心技术。4. 光学FPGA的应用蓝图从云端到边缘的算力重构当FPGA拥有了直接的光学“翅膀”它的应用场景将发生翻天覆地的变化。这不仅仅是替换一根线那么简单而是会催生全新的系统架构。4.1 数据中心与高性能计算分解与池化在超大规模数据中心和HPC领域计算、存储和网络资源的“池化”和“分解”是核心趋势。传统服务器中CPU、GPU、FPGA、内存和SSD通过PCIe总线捆绑在一起升级任何一部分都需更换整个节点资源利用率不均衡。光学互连FPGA可以成为理想的“计算互连节点”。想象一下一个机架内计算资源CPU/GPU集群、加速资源FPGA池、内存资源持久内存池和存储资源NVMe over Fabric全部通过超低延迟、超高带宽的光网络互联。FPGA凭借其可编程性和并行性既可以作为计算加速器也可以作为智能的网络交换或存储控制器。由于互连带宽极高且延迟确定软件可以像访问本地资源一样透明地访问这些池化资源动态组成最适合当前任务的计算单元。这将极大提升数据中心的整体能效和灵活性。4.2 通讯与网络设备带宽爆炸下的核心引擎这是光学FPGA最直接的应用场景。核心路由器、交换机的背板带宽需求每几年就翻一番。传统架构中线卡上的网络处理器或ASIC通过数百根高速铜线连接到背板设计、功耗和信号完整性都是噩梦。采用光学互连FPGA后线卡与背板之间、甚至线卡上多个处理芯片之间都可以通过光纤连接。背板本身可以简化成一个被动的光纤配线架。系统的带宽容量、传输距离和可靠性将得到质的提升同时设备体积、重量和功耗SWaP大幅下降。4.3 测试与测量仪器捕捉更快的信号对于高端示波器、误码仪、协议分析仪来说其前端采集板的性能直接决定了仪器的上限。为了捕捉更高速率的信号前端ADC和数据处理FPGA之间的数据传输速率必须极高。使用铜互连几乎已经触及极限。如果采用光学互连将ADC数据直接转换为光信号通过板内微型光纤或光波导传输给FPGA进行处理可以突破电气瓶颈实现前所未有的实时采样和分析带宽。这将推动整个电子测试行业进入一个新的时代。4.4 消费电子的远景无线世界的有线骨干虽然听起来最遥远但消费电子可能是最终最大的市场。Altera提到的“消费者产品”并非空想。家庭中的8K/16K流媒体、VR/AR设备间的无线投屏、多屏互动都需要极高的瞬时带宽。这些设备内部的芯片之间比如手机的主处理器、图像传感器、显示驱动芯片如果采用微型化的片上光互连可以极大地降低功耗提升数据吞吐量为更轻薄、续航更长的设备铺平道路。当然这需要光学器件成本下降到与铜互连同等的水平这依赖于硅光子学等大规模集成制造技术的成熟。5. 挑战与隐忧通往“光电合一”之路上的荆棘尽管前景光明但将光学I/O集成进FPGA封装并在系统层面广泛应用在十年前乃至今天都面临着一系列严峻的工程和技术挑战。这些挑战决定了这项技术从实验室走向市场的速度和形态。5.1 成本最大的拦路虎任何新技术普及的第一道门槛永远是成本。光学集成涉及到III-V族化合物半导体如磷化铟InP、砷化镓GaAs激光器/探测器与硅基CMOS工艺的异质集成。这两种材料体系和生产线的融合非常困难且昂贵。虽然硅光子学致力于用标准硅工艺制造光器件以降低成本但其性能特别是激光光源目前仍难以完全替代传统材料。此外精密的光学对准、封装、测试都需要全新的设备和工艺推高了制造成本。只有当产量达到消费电子级别时成本曲线才会陡降但这需要一个“先有鸡还是先有蛋”的市场启动过程。5.2 热管理发光器件的“温控”难题激光器是对温度极其敏感的器件。其发射波长和输出功率都会随温度变化而漂移。FPGA本身又是功耗大户运行时会产生大量热量。将两者紧密封装在一起热耦合会非常严重。如何隔离FPGA产生的热量对激光器的影响或者设计出能在更高温度下稳定工作的激光器这需要从芯片架构、封装材料、散热路径上进行创新设计。例如可能需要在封装内采用微流道液冷分别对计算区和光学区进行独立精准的温度控制。5.3 可靠性光器件的寿命与失效模式电气互连的可靠性模型我们已经研究了数十年有成熟的加速测试标准和失效分析手段。但集成光器件的可靠性则是一个较新的课题。激光器有寿命问题通常用平均无故障时间MTTF衡量其性能会随时间缓慢退化。光纤连接器的插拔寿命、灰尘污染的影响、封装内部光学界面的长期稳定性……这些都是系统设计中必须考虑的因素。对于要求25年稳定运行的海底光缆设备或航天器集成光器件的可靠性必须经过最严苛的验证。5.4 标准化与生态系统建立新的游戏规则今天的高速电气接口如PCIe、Ethernet、USB都有全球统一的协议和物理层标准。光学互连进入芯片封装后需要建立一套新的标准光接口的物理尺寸、光纤连接器类型、光波长、调制格式、链路训练协议、故障诊断机制等等。这需要整个行业芯片厂商、设备商、运营商、标准组织通力合作。没有统一的标准就会形成碎片化的市场无法做大蛋糕。此外配套的测试设备、诊断工具、维修流程都需要重新建立这构成了整个生态系统的挑战。5.5 设计工具与人才断层现有的EDA工具链几乎全部是为电气设计服务的。当设计对象变成“光电混合”的FPGA时工程师需要新的工具来进行光路仿真、光电协同仿真、热-应力-光学多物理场分析。同时设计团队也需要补充光学工程师与传统的数字设计、模拟设计、封装设计工程师紧密协作。这种跨学科的知识融合本身就是一个巨大的挑战。6. 十年回望与未来展望预言与现实之间站在今天回望2011年那篇充满激情的预言我们会发现技术演进的轨迹既有命中靶心的部分也有出人意料的分岔。预言成真的部分带宽需求爆炸对更高带宽的渴望没有丝毫减弱AI/ML、自动驾驶、元宇宙等新应用正在催生对算力和数据吞吐量的空前需求。112Gbps SerDes已成为高端FPGA和交换芯片的标配224Gbps的浪潮也已拍岸而来。铜互连的困境在极高数据速率下铜互连的损耗和成本问题日益突出特别是在数据中心内部和芯片封装层面。这推动了先进封装如2.5D/3D IC的快速发展通过将互连距离缩短到毫米甚至微米级来规避长距离板级铜互连的瓶颈。光学互连的下沉光互连确实在从长途干线、城域网向数据中心内部数据中心互连DCI乃至机架内部如硅光引擎用于交换机快速下沉。CPO共封装光学和NPO近封装光学已成为行业最炙手可热的方向其核心思想与当年Altera的设想一脉相承——将光引擎尽可能靠近计算芯片以降低功耗和成本。发展与变化的部分技术路径的融合当年设想的“FPGA封装侧面出光”的具体形态被更广泛的“CPO/NPO”概念所涵盖。实现方式上硅光子学SiPh取得了巨大进展利用成熟的CMOS工艺在硅片上制造光调制器、波导、探测器尽管激光源仍需异质集成大大降低了成本成为当前的主流技术路径。英特尔、博通、思科等公司在此领域投入巨大。主角的变迁虽然Altera后被英特尔收购和Xilinx后被AMD收购仍然是FPGA领域的巨头但在推动CPO/NPO落地的战场上更活跃的是交换芯片厂商如博通、英伟达/Mellanox、硅光初创公司以及云服务巨头如谷歌、微软、Meta。他们从系统应用的需求反向驱动芯片和封装技术。应用聚焦目前光学互连集成的主要驱动力和最先落地场景高度集中在超大规模数据中心内部用于连接交换芯片、AI加速芯片等目标直指破解“功耗墙”和“带宽墙”。消费电子领域的应用如当年提到的Thunderbolt光学版本虽有发展雷电接口速率不断提升但大规模采用集成光I/O的消费芯片仍需时日。给当前工程师的启示拥抱异构集成无论光学I/O何时全面到来将不同工艺、不同功能的芯片计算、存储、射频、光电通过先进封装技术集成在一起已是不可逆转的大趋势。工程师需要了解2.5D、3D、Fan-Out、硅中介层、TSV等封装知识。关注光电协同设计即使不直接从事光子学设计数字系统工程师也需要建立“光电混合”的系统级思维。在架构设计时就要考虑光电接口的划分、功耗预算、热管理策略和信号协议。理解新的瓶颈当芯片间互连的带宽瓶颈被光互连打破后系统的瓶颈可能会转移到其他地方例如内存带宽推动HBM普及、芯片内部互连推动NoC和3D堆叠内存发展、以及软件如何高效调度如此庞大的计算和互连资源。这要求工程师具备更全局的视角。回过头看那篇发表于2011年的文章更像是一封来自过去的“技术情书”充满了对突破物理极限的渴望和对未来的大胆想象。它精准地指出了问题的核心铜的极限和方向光的集成虽然具体的技术路径和市场节奏与预言有所偏差但其所揭示的大趋势——计算与光学的深度融合——正以前所未有的速度变为现实。对于我们这一代工程师而言我们不再是站在黑白电影里围观1MHz时钟的旁观者而是正在亲手绘制这幅“光电合一”新蓝图的参与者。这场变革带来的挑战是巨大的但与之相伴的是重塑整个计算基础设施格局的无限机遇。